简化嵌入式视频接口

　　串行化视频的解决方案

　　美国国家半导体 Channel-Link II 系列的串行器/解串器芯片集，是专为简化串联化视频接口的应用而设计。75MHz 的最高时钟频率可支持 HD 720p 视频。高达 24 位的数据、附带的视频同步信号以及视频像素频率，经过串行化后将成为单一低电压差动输出。

　　这些芯片集均提供用于调整信号的可调式去加重与等化功能。

　　获得专利的直流平衡编码方案以及数据随机化和加密功能，可将 ISI 减至最少并降低链路上的辐射，从而扩展了频谱内容，否则这些未经扩展的频谱内容便会重复出现。串行器与解串器的设计，是要充分利用上游设备的扩频时钟，同时还提供自行生成的扩频时钟。降低 EMI 的其它功能包括降低驱动强度，以及交错开关平行输出驱动器。所有零件均提供“自动休眠”省电功能，当输入接口处于非活动状态时，便会切换至低功率模式。

　　平行总线可以与 LVCMOS 或 LVDS(4 个数据 + 1 个频率)连接。此 LVDS 接口相当于美国国家半导体的 28 位 Channel-Link 产品，并且提供简单易用的升级路径，其中的图像源、帧捕获器或显示控制器均包含集成 LVDS。

　　对于需要更高频宽与更长电缆驱动的系统，美国国家半导体的 FPGA-Link 解决方案则是理想选择。在接收设备和源上与具有成本效率的 FPGA 结合使用时，可通过 30 米长的电缆获得高达 3.125Gbps 的数据速率。解串器可提供重新定时的串行输出以驱动菊花链式接收设备，这在并排显示器应用中特别有用。

　　嵌入式视频系统可以获得使用串行化接口时所具有的性能与成本优势。可靠的设计惯例与技术，对于成功的实施非常重要。美国国家半导体的 Channel-Link II 与 FPGA-Link 芯片集，提供具有信号调整功能的串联化接口，可将偏斜问题降至最低，并允许使用更长且更细小的电缆。降低 EMI 的功能以及与各种来源和接收设备之间的兼容性，打造了简单易用且功能强大的解决方案。