新闻中心

EEPW首页 > EDA/PCB > 业界动态 > 台积电称其已解决造成40nm制程良率不佳的工艺问题

台积电称其已解决造成40nm制程良率不佳的工艺问题

作者:时间:2010-01-21来源:digitimes收藏

  据公司高级副总裁刘德音最近在一次公司会议上表示,制程工艺的良率已经提升至与现有制程相同的水平,他并表示公司已经完美解决了先前造成制程良率不佳的工艺腔匹配(Chamber matching)问题.

本文引用地址:http://www.amcfsurvey.com/article/105371.htm

 

  19日举办了一场庆祝Phase5新厂房完工的庆典仪式,这间厂房隶属于新竹科技园区的台积电Fab12工厂.据悉新完工的Phase5厂房将于今年第三季度起开始批量投产28nm制程产品。

  另据刘德音表示,台积电正在计划兴建Fab12 Phase6厂房,这座Phase6厂房将用于生产22nm制程产品。



关键词: 台积电 40nm 65nm

评论


相关推荐

技术专区

关闭